EXTENDED MEMORY ADDRESS CONTROL SYSTEM

Patent number:

JP2242451

Publication date:

1990-09-26

Inventor:

JITSUPOU AKIRA

Applicant:

NIPPON ELECTRIC CO

Classification:

G06F3/06; G06F12/06; G06F3/06; G06F12/06; (IPC1-7): G06F3/08; G06F12/00; G06F12/06; G06F12/10

- european:

G06F3/06E; G06F12/06C

Application number: JP19890062264 19890316

Priority number(s): JP19890062264 19890316


Also published as:

EP0387871 (A EP0387871 (A EP0387871 (B

Report a data error hi

Abstract of JP2242451

PURPOSE:To improve access performance by designating specification whether an extended memory device is assumed as a continuous memory address space or as a virtual disk address space by the control of an operating system. CONSTITUTION: Address specification and an extended memory address are stored in a channel program by a disk address designation means 20 or a memory address designation means 21 corresponding to the format of the address of the extended memory device to be handled by the operating system. A fast arithmetic processor 4 receiving inter-processor communication reads out channel program information generated by a control processor 3 on a memory device 6 for computation. After that, it is decided whether the extended memory device 7 is assumed as a virtual disk or as a continuous memory space by a specification deciding means 22, and the extended memory address on the channel program is converted to a physical address by using a disk address conversion means 23 or a memory address conversion means 24 replying to a decided result. In such a way, the access performance can be improved.



SEST AVAILABLE COPY

Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A) 平2-242451

@Int. Cl. 5 G 06 F 12/06

識別記号 301 E 庁内整理番号

個公開 平成2年(1990)9月26日

3/08 12/00

Ē HZ 3 0 1

8841-5B 6711-5B 8944-5B 7010-5B

審査請求 請求項の数 2

❷発明の名称 拡張記憶アドレス制御方式

> 頭 平1-62264 ②特

②出 顋 平1(1989)3月16日

個発 明者 実 宝 昭

東京都港区芝5丁目33番1号 日本電気株式会社内

願. 人 **他出** 日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 芦 田 坦 外2名

1,発明の名称

拡張記憶アドレス制御方式

2. 特許請求の範囲

1. 拡張記憶装置と主記憶装置とのデータ転送 を行なう情報処理装置において、

前記拡張記憶装置を仮想ディスクとみせかける ディスクアドレス指定手段と、

接ディスクアドレス指定手段により指示される 仮想ディスクアドレスを前記拡張記憶装置の第1 の物理アドレスに変換するディスクアドレス変換 手取と、

前記拡張記憶装置を連続メモリ空間とみせるメ モリアドレス指定手段と、

- ... 抜メモリアドレス指定手段により指定されるメ モリアドレスを前記拡張記憶装置の第2の物理ア ドレスに変更するメモリアドレス変換手段と、

前記拡張記憶装置を仮想ディスクとしてみせか

けるか連続メモリ空間としてみせかけるかを判定 する種別判定手段と、

該種別判定手段により指示された内容に従い、 前記簿1及び第2の物理アドレスのどちらか一方 の物理アドレスを用いて前記拡張記憶装置にアク セスするアクセス朝御手段と

を備えたことを特徴とする拡張記憶アドレス制御。 方式。

スーパーバイザー機能をもち、入出力の制 御、ユーザープログラムのコンパイラ、リンクを 実現する側囲プロセッサと、該側御プロセッサを 制御する側御プログラムが格納される第1の主記 位装置と、前記ユーザープログラムのロードモジ ュールやデータが格納される第2の主記憶装置と、 節記ユーザープログラムを実行する高温液算プロ セッサと、入出力高速化のための拡張記憶装置と、 これら装置を制御するシステム制御装置とを含む (複製処理装置において、

前記拡張記憶装置を仮想ディスクとみせかける ディスクアドレス指定手段と、

接ディスクアドレス指定手段により指示される 仮想ディスクアドレスを前記拡張記憶装置の第1 の物理アドレスに変換するディスクアドレス変換 手段と、

前記拡張記憶装置を連続メモリ空間とみせるメ モリアドレス指定手段と、

後メモリアドレス指定手段により指定されるメ モリアドレスを前記拡張記憶装置の第2の物理ア ドレスに変更するメモリアドレス変換手段と、

前記拡張記憶装置を仮想ディスクとみせかけるか連続メモリ空間としてみせかけるかを判定する 種別判定手段と、

接種別判定手段により指示された内容に従い、前記第1及び第2の物理アドレスのどちらか一方の物理アドレスを用いて前記拡張記憶装置にアクセスするアクセス手段とを備え、

前記制御プロセッサにより実行される前記第1の主記は装置と前記拡張記憶装置とのデータ転送は、前記メモリアドレス指定手段のみによりアドレスを制御することにより行ない、前記高速演算

- 3 -

を使って実験していた翼のまわりにできる空気の 渦の解析に、スーパーコンピュータが使われている。

このような大規模科学技術計算を実施するスーパーコンピュータでは、対象とする関節の規模も 大きくなり、必要とするデータは巨大なものになる。

従って、多くのデータは、磁気ディスク装置などの二次記憶におくことになり、必要に応じて入出気がスクと主記憶装置との間でデータを入出力はながら計算を進めることになる。従って、二次記憶と主記憶装置との間の入出力時間が、プログラム全体の性能に大きく影響することになる。スーパーコンピュータでは入出力高速化のために拡張記憶変置を設けている。

従来、この種のスーパーコンピュータは、システム制御装置と、それに接続される人出力プロセッサと、制御プロセッサと、高速演算プロセッサと、第1の主記憶装置と、第2の主記憶装置と、拡張記憶装置とから構成されている。

プロセッサにより実行される前 紀第 2 の主紀 佐 袋 選 と前 記 拡 强 記 億 装 置 との データ 転 送 は 、前 記 ディスクアドレス 指定手 段 と前 記 メモリアドレス 指定手 段により アドレス を制 御することにより 行 なうことを特徴とする 拡 扱 記 億 アドレス 制 御 方式。

3. 発明の詳細な説明:

[産業上の利用分野]

本発明は、拡張記憶装置のアドレス制御方式に関する。

【従来の技術】

スーパーコンピュータは、汎用計算機と比べ、桁違いに高速な減算処理能力を持っており、科学・技術の領域で色々な研究や技術開発のため、自然現象を設現する種々の方程式を、たくさんのデータを使って高速に解くことが可能である。

例えば、自動車メーカーにおける車体の衝突実験をスーパーコンピュータを使ってシミュレーションすることができれば、実験に使われる車を削縮できる。また、航空機ノ・カーでは、従来風洞

- 4 -

制御プロセッサは、スーパーバイザー機能をもち、入出力の制御、ユーザープログラムのコンパイラ、リンクを実現している。第1の主記憶製選には、制御プロセッサを制御する制御プログラムが格納されている。

第2の主記链数図には、ユーザープログラムのロードモジュールやデータが格納され、高速演算プロセッサは、ユーザープログラムを実行している。

入出力プロセッサは、磁気ディスクなどの周辺 装置と第1の主記憶装置とのデータ転送を制御している。

入出力プロセッサ、制御プロセッサ及び高速演算プロセッサは各々独立に動作可能で、システムのスループットを高めている。

拡張記憶装置と第2の主記憶装置とのデータ転送は、高速演算プロセッサ上の命令で制御されている。

拡張記憶装置と第1の主記憶装置とのデータ転送は制御プロセッサ上の命令で制御されている。

従来、この種の情報処理装置においては、拡張 記憶装置をユーザーには仮想ディスクとみせるこ とで入出力の高速化を図ってきた。

しかしながら、データベースアクセスの高速化のためにバッファサイズを拡張してヒット単を向上させ、入出力の回数を削減するため、主記協設 避上では、その大きさに限界があるため、拡張記 億数置上で大きなサイズのバッファを設定する必 髪があった。

この場合、仮想ディスクのようにみせかけていると、アドレス空間が不連続なため、大きなサイズのパッファをとりたい時などにアドレス空間上の管理のオーバーヘッドが大きくなり、オペレーティングシステムのいたるところでアクセス毎にアドレス管理モジュールをコールする必要があり、性能が低下する要因になっていた。

[発明が解決しようとする課題]

上述した従来のスーパーコンピュータでは、 拡張記憶装置のアドレスを仮想ディスクとみせかけているため、オペレーティングシステム上連続ア

·- 7 -

又、本発明によれば、スーパーパイザー機能をもち、入出力の制御、ユーザープログラムのコンパイラ、リンクを実現する制御をプロセッサと、該網御プロセッサを制御する制御プログラムが格納される第1の主記憶蛟健と、前記ユーザープロ

[課題を解決するたの手段]

- 8 -

グラムのロードモジュールやデータが格納される 第2の主記憶装置と、前記ユーザープログラムを 実行する高速演算プロセッサと、 入出力高速化の ための拡張記憶装置と、これら装置を制御するシ ステム制御装置とを含む情報処理装置において、 前記鉱弧配燈装置を仮想ディスクとみせかけるデ ィズクアドレス指定手段と、鉄ディスクアドレス 指定乎及により指示される仮想ディスクアドレス を前記拡張記憶装置の第1の物理アドレスに変換 するディスクアドレス変換手段と、前記拡張記憶 装置を連続メモリ空間とみせるメモリアドレス指 定手段と、該メモリアドレス指定手段により指定 されるメモリアドレスを前記拡張記憶装置の第2 の物理アドレスに変更するメモリアドレス変換手 敗と、前記拡張記憶装置を仮想ディスクとみせか けるか連続メモリ空間としてみせかけるかを判定 する租別判定手段と、被租別判定手段により指示 された内容に従い、前記第1及び第2の物理アド レスのどちらか一方の物理アドレスを用いて前記 拡張記憶装置にアクセスするアクセス手段とを饋

え、前記制御ブローッサにより実行される前記第 1の主記憶装置と前記拡張記憶装置とのデータ転送は、前記メモリアドレス指定手段のみによりアドレスを制御することにより行ない、前記 西部記憶 第2 と前記拡張記憶装置とのデータ転送は、前記 ディスクアドレス指定手段と前記メモリアドレス 指定手段によりアドレスを制御することを が得られる。

[実施例]

- 11 -

制御プロセッサ3は、拡張記憶装置7を仮想ディスクとみせかけるディスクアドレス指定手段20と、拡張記憶装置7を連続メモリ空間とみせかけるメモリアドレス指定手段21と、メモリアドレスを拡張記憶装置7の物理アドレスに変更するメモリアドレス変換手段25とを有する。

高速演算プロセッサ4は、ディスクアドレス指定手段20により指示される仮想ディスクアドレスを接手段23と、メモリアドレスを接手段23と、メモリアドレスを指定手段21により指定されるメモリアドレスを拡張記憶装置7の物理アドレスに変更置でする。

制御プロセッサ3は、ジョブの入力や出力抵集 処理、ファイル処理、入出力プロセッサ2などの リソース管理、ジョブのスケジューリングやユー ロゼック3用のメモリで、オペレーティングシステム機能の大部分が動作する制御用主記像装置5と、ペクトル計算主体のユーザープログラムのペクトルデータや高速演算プロセッサ4で契行されるユーザープログラムを格納した高速演算プロセッサ4用の大客量高速の演算用主記優装置6と、 拡張記憶装置7とを有する。

- 12 -

ザープログラムのコンパイラ、リンクなどのスーパーバイザー 機能を有する。

高速流算プロセッサ4は、ユーザープログラムのベクトル命令やスカラー命令を高速に実行できる機能をもち、特にベクトル計算を高速に実行するための多重並列バイプライン方式を採用している。流算バイプラインに連続的にデータを供給するため、高速演算プロセッサ4と流算用主記憶装置 5 との間のスループットが高くなるように、流算用データ転送制御装置 8 により制御されている。

並設記は設置7と演算用主記は装置6との間のデータ転送は、高速演算プロセッサ4上の命令で制御されるため、拡張記憶鼓置7と演算用主記は装置6との間で転送を実行している間は、高速演算プロセッサ4上で実行されているユーザープログラムのペクトル命令やスカラー命令の高速実行処理は中断されてしまう。

次に第2図を用いて、拡張記憶装置7と流算用 主記憶装置6とのデータ転送について説明する。 翻御プロセッサ3により拡張記憶装置7と流算 この時、オペレーティングシステムが扱おうとしている拡張記憶装置7のアドレスの形式に応じて、ディスクアドレス指定手段20もしくは、メモリアドレス指定手段21により、チャネルブログラムCP上にアドレス組別及び拡張記憶アドレスが格納される。

この他、チャネルプログラムCP上には、流算用主記憶アドレスや転送長などの制御情報も含まれる。

この転送命令は、制御プロセッサ3上は、非同期命令として実行され、例えば、あるプロセスの に転送命令が「個合まれているとすると、第3図のように、各々の命令に対応したチャネルプログラムが「個(CP」、…、CP。)作成される。 制御プロセッサ3は、全チャネルプログラム作版 のは信を行なう。

- 15 -

データ転送が終了するとその旨が高速演算プロセッサ4に対して、拡張記憶データ転送制御装置 9から割り込みにより報告される。

データ転送の終了報告を受けた高速流算プロセッサ4は、ステータスをリードして、データ転送の正常/異常を判定し、創御プロセッサ3にプロセッサ間通信で報告する。

一般的に、システム構成上、ハードウェア量/ 性能に応じ、メモリアドレス変換手段、ディスク アドレス変換手段、及び種別判定手段をシステム 制御装置1内に投資してもよい。

次に、第4図を用いて、拡張記憶装置7と制御用主記憶装置5とのデータ転送について説明する。

拡張記憶装置7と制御用主記憶装置5とのデータ転送は、連続メモリアドレスによるアドレス形式のみオペレーティングシステムにより取扱われ

従って、本命令衷施時、制御プロセッサ3は、 メモリアドレス変換手段25を用いて、まず、指 定された拡張記憶装置7のアドレスを物理アドレ

次に、高速流気プロセッサ4は、拡張記憶データ転送命令を実行し、拡張記憶データ転送制御費のでは、ロマンドの種別、拡張記憶装置での変換後の物理アドレス、流算用主記憶装置6の先頭アドレスなどの制御情報を送出し、流算用主記憶装置6と拡張記憶装置7とのデータ転送を起動する。

- 16 -

スに変換する。

次に、制御プロセッサ3は、拡張記憶データ転送制御装置9に対して、制御用主記憶装置5の先頭アドレス、拡張記憶装置7の先頭アドレス、コマンド、データ転送量などを送出し、データ転送を起動する。

データ転送が終了すると、その日が何御プロセーッサ3に対して、拡張記憶データ転送例御装巡 9から報告され、何御プロセッサ3は、ステータスをリードして、データ転送の正常/異常を判定する

[発明の効果]

以上説明したように本発明は、姑娘紀伝装選を連続メモリアドレス空間にみせるか仮想ディスクアドレス空間にみせるかの種別をオペレーティングシステムの制御により指定することにより、必要に応じ、アドレス空間上の管理のオーバーヘッドを小さくして、アクセス性能を向上させる効果がある。

又、従来、ユーザーのプログラムにおいては、

4. 図面の簡単な説明

第1 図は本発明の一実施例による拡張記憶下ドを別の方式が適用される情報処理装置の構設による拡張記憶ですです。2 図は本発明による拡張記憶を設明するためのタイムチャート、第3 図は演算用主記憶装置上に作成されるチャネルブラム 明主記憶装置上に作成されるチャネルブラム の一例を示す図、第4 図は本発明による拡張記憶な とのデータ転送記憶を のデータを設めためのタイムチャートである。

1 … システム側御数置、 2 … 入出力プロセッサ、3 … 制御プロセッサ、 4 … 高速演算プロセッサ、5 … 制御用主記憶装置、 6 … 演算用主記憶装置、


7 … 拡張 記憶 数置、 8 … 演算用 データ 転送制 御 数 置、 9 … 拡張 記憶 データ 転送制 阿 装置、 1 1 … 利 御 用 データ 転送 制 御 装置、 1 2 … ディスク 装置 配 2 0 … ディスクアドレス 指定 手 及、 2 1 … メモリアドレス 指定 手 及、 2 2 5 … メモリアドレス 変換 手 及、 2 4 、 2 5 … メモリアドレス 変換 手 及。

代理人 (7783) 弁理士 池 田 慾 保


2 0




- 19 -




第 2 図



第3図



第 4 図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
\square COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.